P型薄膜トランジスタ、n型薄膜トランジスタ及び半導体装置

P-type thin-film transistor, n-type thin-film transistor and semiconductor device

Abstract

【課題】TFT特性の低下、バイアスストレスによるTFT特性の変動を抑えられるP型薄膜トランジスタ、N型薄膜トランジスタ、半導体装置及び表示装置を提供する。 【解決手段】基板上に、チャネル領域、ソース及びドレインを有する半導体層と、第1絶縁膜と、第1ゲート電極と、第2絶縁膜と、第2ゲート電極とがこの順に積層された構造を有するP型薄膜トランジスタであって、上記第1ゲート電極は、フローティングゲートを構成し、上記P型薄膜トランジスタは、第2ゲート電極に印加されるゲート電圧がソースの電位を基準として−20V以上、+10V以下のときに、半導体層及び第1ゲート電極が重複する領域の第1絶縁膜に印加される電界強度と、第1ゲート電極及び第2ゲート電極が重複する領域の第2絶縁膜に印加される電界強度とが、ともに3.4MV/cm未満であるP型薄膜トランジスタである。 【選択図】図1
<P>PROBLEM TO BE SOLVED: To provide a P-type thin-film transistor, an N-type thin-film transistor, a semiconductor device and a display device, capable of suppressing the deterioration in the TFT characteristics and fluctuations in the TFT characteristics due to bias stress. <P>SOLUTION: The P-type thin-film transistor has a structure for which a semiconductor layer having a channel region, a source and a drain, a first insulating film, a first gate electrode, a second insulating film and a second gate electrode are laminated, in this order on a substrate. The first gate electrode constitutes a floating gate. In the P-type thin-film transistor, when the gate voltage applied to the second gate electrode is -20V or larger and +10V or smaller with the potential of the source as reference, the field strength impressed on the first insulation film, in a region where the semiconductor layer and the first gate electrode overlap and field strength impressed on the second insulation film, in a region where the first gate electrode and the second gate electrode overlap are both smaller than 3.4MV/cm. <P>COPYRIGHT: (C)2007,JPO&INPIT

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle